Atividade 12

1. Crie um projeto chamado somador_8bits
2. Adicione o código VHDL abaixo library ieee; use ieee.std_logic_1164.all; ENTITY somador_8bits IS PORT ( A,B: in std_logic_vector ( 7 downto 0); S: out std_logic_vector ( 7 downto 0); carry_final: out std_logic ); END somador_8bits; ARCHITECTURE arquitetura_somador8bits OF somador_8bits IS BEGIN process (A,B) variable Cout: std_logic_vector ( 7 downto 0); --Carry Out é variável interna ao processo begin for I in 0 to 7 loop if (I=0) then S(I) <= (A(I) xor B(I)) xor '0'; Cout(I) := (A(I) and '0') or (B(I) and '0') or (A(I) and B(I)); else S(I) <= (A(I) xor B(I)) xor Cout(I-1); Cout(I) := (A(I) and Cout(I-1)) or (B(I) and Cout(I-1)) or (A(I) and B(I)); end if; end loop; carry_final <= Cout(7); end process; END arquitetura_somador8bits;
3. Em diversos momento do código são utilizados comandos como S(I) ou A(I), onde S e A são vetores e I é um inteiro. O que isto faz? Procure na internet.
4. Entenda o que o código está fazendo. Se não conseguir entender tudo, pergunte o que não entendeu ao Tutor
5. Simule o código abaixo utilizando o Simulation Waveform Editor
6. A simulação está correta?