Multiplexador (MUX) – Seletores de Dados

Um circuito multiplexador ou seletor de dados (Figura 17) tem o objetivo de selecionar, dentre várias entradas, uma entrada específica, por exemplo: em um sistema de som, podemos selecionar entre compact disc (CD), rádio (AM) e rádio (FM). Assim, teremos uma chave seletora, que selecionará uma das três opções e a enviará para o amplificador de saída e alto-falantes.

Vamos pegar como exemplo um MUX de duas entradas ($I_{1}$ e $I_{0}$). Esse MUX (Figura 18) terá um seletor (S) que terá que decidir entre essas duas opções, assim, o seletor deverá ter apenas um bit. Se S for zero, então, na saída Z, teremos os dados da entrada $I_{0}$ e, se S for um, teremos na saída Z a entrada $ I_{1}$. Podemos expressar a saída Z pela seguinte expressão:

Podemos ter circuitos de quatro e de oito entradas, como mostrado na Figura 19. A mesma ideia do circuito de duas entradas é utilizada, porém, temos que ter atenção com o seletor, pois como temos mais entradas, teremos que colocar mais bits no seletor para representar essas novas entradas.

Para o MUX de quatro entradas, o seletor deverá ter no mínimo dois bits $(00, 01, 10 , 11$), pois assim teremos quatro opções para poder escolher uma das quatro entradas. Já para o MUX de oito entradas, o seletor deverá ter três bits $(000, 001, 010,..., 110, 111)$, pois assim teremos oito opções para poder escolher entre as oito entradas.

No MUX de 8 bits de entradas, adicionamos uma entrada chamada de habilitador ou E (Enable, em inglês). Essa entrada tem por finalidade habilitar ou desabilitar o circuito. Perceba na Figura 19 que o habilitador é barrado (negado). Isso quer dizer que se E = 0 o circuito está habilitado. Por outro lado, caso E = 1, o circuito MUX não está habilitado.

Não se preocupe com a expressão booleana que descreve esses circuitos, o importante é você entender o princípio de funcionamento e qual a utilização desse circuito.

A Figura 20 mostra o chip de um circuito de um MUX de 8 entradas I (de $I_{0}$ até $I_{7}$), três seletores ($S_{0}$, $S_{1}$ e $S_{2}$), um habilitador barrado ($\overline{E}$) e duas saídas ($Z$ e $\overline{Z}$)