Aulas
Disciplinas

Cursos / Automação Industrial / Sistemas Digitais / Aula

arrow_back Aula 08 - Circuitos Sequenciais (Parte I)

Latches SR

Além das portas inversoras (NOT), podemos também construir um latch com outros tipos de portas lógicas (OR e AND) e, como adicional, conseguimos disponibilizar entradas para o latch. Um latch construído dessa forma é chamado LATCH-SR. Veja na Figura 3(a) um latch-SR construído com portas NAND.

(a) Latch com portas NAND (b) tabela verdade

Agora, observe a Figura 4(a) e veja um latch-SR construído com portas NOR.

(a) Latch com portas NOR (b) tabela-verdade

Um latch-SR é composto por 2 portas lógicas (NAND ou NOR) interligadas de modo cruzado, de forma que a saída da 1ª porta é conectada a uma das entradas da 2ª porta e vice-versa.

Agora, vamos observar as tabelas verdade das Figuras 3(b) e 4(b) para entendermos a diferença entre esses dois tipos de latches SR.

Para o latch com portas NAND temos:

Condição Situação Explicação
SET=1 e RESET=1 estado de repouso As saídas Q e Q permanecem nos mesmos estados que estavam antes essa condição de entrada.
SET=1 e RESET=0 resetar o latch Faz a saída Q = 0, mantendo esse valor, mesmo que a entrada RESET retorne para ‘1’.
SET=0 e RESET=1 setar o latch Faz a saída Q = 1 e mantém esse valor mesmo que a entrada SET retorne para '1'.
SET=0 e RESET=0 estado inválido Essa condição tenta, ao mesmo tempo, setar e resetar o latch, além de produzir Q=Q=1. Se as entradas SET e RESET retornarem a '1' simultaneamente, o resultado é imprevisível. NUNCA UTILIZAR ESTA CONDIÇÃO

Você deve estar se perguntando: quando colocamos as entradas SET e RESET em '1', não ocorre nenhuma mudança nas saídas $Q$ e $\overline{Q}$? Veja, então, a Figura 5 e verifique que existem duas possibilidades de valores para as saídas, mas em ambos os casos ocorre a permanência do valor já existente, ou seja, as saídas continuam em estado de repouso.

Estados do latch com portas NAND quando SET = RESET = 1

E para o latch com portas NOR, como será?

Se observarmos o funcionamento do latch com portas NOR, teremos:

  1. SET=RESET=0: estado de repouso. As saídas $Q$ e $\overline{Q}$ permanecem nos mesmos estados que estavam antes dessa condição de entrada.
  2. SET=0 e RESET=1: resetar o latch. Faz a saída $Q = 0$ e mantém esse valor mesmo que a entrada RESET retorne para '0'
  3. SET=1 e RESET=0: setar o latch. Faz a saída $Q = 1$, mantendo esse valor, mesmo que a entrada SET retorne para '0'.
  4. SET=RESET=1: estado inválido. Essa condição tenta, ao mesmo tempo, setar e resetar o latch, além de produzir $Q=\overline{Q}=0$.

    Se as entradas SET e RESET retornarem a $'0'$ simultaneamente, o resultado é imprevisível.

    ESSA CONDIÇÃO NÃO DEVE SER USADA.

Comparando os dois tipos de latches SR, você percebe que o latch NOR funciona de forma semelhante ao latch NAND, exceto pelo fato de as entradas SET e RESET serem ativadas no nível lógico '1' para os latches do tipo NOR e no nível lógico '0' para os latches do tipo NAND. A Figura 6 mostra uma representação simplificada baseada nesse comportamento. O latch NAND está representado na Figura 6(a) e o latch NOR na Figura 6(b).

Símbolo simplificado do latch SR usando portas (a) NAND e (b) NOR

Versão 5.3 - Todos os Direitos reservados