Flip-flop T e Flip-flop D

Bem, você viu que, nos flip-flops JK, quando J=K=1, ocorre uma comutação, ou seja, a saída muda para o sinal lógico oposto (de '1' para '0' ou de '0' para '1'). E quando J=K=0, a saída é mantida com o mesmo valor.

Também viu que, quando os valores de J e K são diferentes, o flip-flop irá ser ativado (set) ou desativado (reset).

Mas, e se não precisarmos ativar ou desativar o flip-flop, se precisarmos apenas manter o valor da saída ou invertê-lo (comutar)?

Nesse caso, teríamos sempre J=K (igual a '0' para manter o valor ou igual a 1 para comutar). Então, se sempre vamos usar o mesmo valor para J e K, não seria melhor ter uma única entrada ao invés de duas?

Isso é o que faz o flip-flop T (Figura 18). Um flip-flop T é um flip-flop JK com as entradas interligadas, ou seja, os valores de J e K somente podem ser o mesmo (J=K='0' ou J=K='1').

Flip-flop D

Assim como o flip-flop T e ao contrário dos flip-flops SR e JK, o flip-flop D tem apenas uma entrada de controle síncrona, a entrada D, que representa a palavra data (dado). A Figura 19 mostra um flip-flop D com clock disparado na borda de subida do clock. Se você observar a tabela verdade na Figura 19(a), verá que a saída Q irá para o mesmo estado lógico presente na entrada D quando ocorrer uma borda de subida do clock (CLK).

Se você observar as formas de onda mostradas na Figura 19(b), perceberá que o nível lógico presente em D será armazenado no flip-flop somente no instante em que ocorrer a borda de subida do clock. Mas como é que isso é possível?

Um flip-flop D, com clock disparado por borda, pode ser implementado quando acrescentado um único inversor a um flip-flop JK com clock disparado por borda, como mostra a Figura 20. Se você fizer um teste com os possíveis valores para D ('0' e '1'), verá que a saída Q assumirá o mesmo valor que estiver na entrada D quando ocorre uma borda de subida do clock (CLK).