Simulando o FF JK

Agora vamos simular o projeto do FF JK. Você já conhece os procedimentos para simular um projeto no Quartus II 13.0, então o nosso foco aqui não é esse. Utilize vários valores de J, K e CLK para realizar a simulação. Na figura 15, dada abaixo, verifique que existe um nó diferente, definido no código VHDL como “inout”.

No nosso caso a simulação pode ser realizada normalmente e então esses nós vão adotar ‘0’ como valores iniciais. A figura 16 mostra como ficou a simulação.