Atividade 01

Atividade Prática

1. Crie um novo projeto no Quartus de nome “circuito” e defina o EP3C16F484C6 como FPGA.
2. Utilize o código VHDL dado para construir o circuito do projeto a seguir.
library IEEE; use IEEE.std_logic_1164.all; entity circuito is PORT( a, b, c: IN std_logic; s: OUT std_logic); end circuito; architecture estrutura of circuito is begin s <= (a and b) or c; end estrutura;
​x
1
            library IEEE;
2
            use IEEE.std_logic_1164.all;
3
​
4
            entity circuito is
5
                  PORT( a, b, c: IN std_logic;
6
                  s: OUT std_logic);
7
            end circuito;
8
​
9
            architecture estrutura of circuito is
10
            begin
11
                  s <= (a and b) or c;
12
            end estrutura;
13
3. Compile o projeto.
4. Simule o circuito utilizando o Simulation Waveform Editor e todas as possíveis combinações das entradas.
5. Monte a tabela verdade para $A.B+C$ e compare com os valores do exercício 4. Todas as combinações são iguais?