Dispositivos Lógicos Programáveis Apagáveis

Uma vez programado, o PLD programável através da queima de fusíveis não pode ser recomposto. Essa desvantagem foi eliminada pela maioria dos fabricantes de PLD ao desenvolverem dispositivos que podem ser apagados e reprogramados quantas vezes forem necessárias. Esses dispositivos são também chamados de dispositivos lógicos programáveis apagáveis (EPLD - Erasable programmable logic device), sendo eles programados e apagados de maneira semelhante às EEPROM (Electrically-Erasable Programmable Read-Only Memory).

Os CPLDs representam um degrau de complexidade acima dos SPLDs. São projetados a partir de estruturas SPLDs e podem ser utilizados para projetos maiores, já que conseguem sintetizar um número relativamente grande de CI em um único chip.

A arquitetura de um CPLD é baseada em certo número de blocos lógicos, cada um deles contendo uma macrocélula e um arranjo PLA ou PAL, alguns blocos de E/S e todos estes blocos interligados por uma rede de interconexão global programável. Normalmente, incorporam blocos combinacionais e elementos de memória do tipo flip-flop ou registros.

A Figura 10 mostra o diagrama de um CPLD genérico.