Portas Lógicas com Diodos

As funções lógicas digitais podem ser implementadas utilizando diodos e resistores. A implementação das portas lógicas leva em consideração o fato do diodo só conduzir corrente elétrica em um único sentido, ou seja, agindo como um interruptor.

A figura 9 ilustra duas portas lógicas com diodos. Antes de analisarmos esses circuitos e ver como os mesmos funcionam, devemos fazer algumas considerações. Primeiramente, devemos considerar um sistema de lógica positiva, onde o valor lógico “1” (nível alto) corresponde a um valor de tensão próximo de +5V e o valor lógico “0” (nível baixo) corresponde a um valor de tensão próximo de 0V. Devemos considerar também, que as tensões V_A, V_B e V_C são as entradas das portas lógicas e a tensão V_o é a saída das mesmas.

Vamos analisar o circuito da figura 9a. Vamos admitir que todas as tensões de entrada estejam ligadas em +5V (nível lógico 1). Neste caso, é fácil perceber, pela posição dos diodos, que a tensão aplicada em seus terminais será maior que zero. Logo, todos os diodos irão conduzir, fazendo com que a tensão V_O seja +5V, pois quando um diodo está conduzindo a queda de tensão em seus terminais é, idealmente, zero.

Agora, vamos supor que todas as entradas estejam ligadas em 0V. Fazendo isso, a tensão nos terminais dos diodos será zero. Logo, todos os diodos estarão em corte. Desse modo, não fluirá corrente por nenhum diodo nem pelo resistor e a tensão de saída V_O também será zero.

Mas, o que ocorrerá quando tivermos algumas entradas em nível lógico alto (+5V) e outras em nível lógico baixo (0V)?

Para respondermos a essa pergunta, considere que V_A = +5V, V_B = 0V, e V_C = 0 V. Neste caso, o diodo ligado a entrada V_A irá conduzir, pois há uma tensão maior que zero em seus terminais. Este fato, fará com que a saída V_O seja +5V, uma vez que há caminho para a corrente fluir (caminho formado pelo diodo D_A e pelo resistor). A tensão de +5V na saída fará com que todos os diodos ligados as entradas com nível lógico baixo fiquem em corte, tendo em vista que os mesmos estarão polarizados reversamente.

Com essa análise, podemos afirmar que este circuito implementa uma porta OR, pois para que a saída permaneça em nível lógico alto, basta que pelo menos uma das entradas também esteja no nível lógico alto. A tabela 1 detalha o comportamento do circuito para todas as possibilidades de entrada, para o circuito da figura 9a.